### ⑲ 日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A) 昭60 - 181778

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和60年(1985)9月17日

G 09 F 9/30

6615-5C

審査請求 未請求 発明の数 2 (全23頁)

❷発明の名称 ゙ フラツトハネルデイスプレイとその製法

②特 願 昭60-16367

**愛出 願 昭60(1985)1月30日** 

優先権主張 図1984年2月1日図イギリス(GB) 198402654

砂発 明 者 ジョン・デイヴィツ

イギリス国、ヴスターシャー・ダヴリユ・アール・14・ 3・エル・ジー、マルヴアーン、プールブルツク、ブリテ

ン・ドライブ・20

砂発 明 者 エイドリアン・レナー

ド・メアーズ

ド・ベンジヤミン

イギリス国、グロウスターシャー・ジー・エル・53・O・ピー・エー、チエルトナム、レツクハンプトン、コラム・

~ V V · = 4 7 · 01

エンド・ライス・21

の出願人 イギリス国

イギリス国、ロンドン・エス・ダブリユ・1・エイ・2・

エイチ・ビイ、ホワイトホール(番地なし)

砂代理人 弁理士川口 義雄 最終頁に続く

明 和 替

1. 発明の名称

フラットパネルデイスプレイとその製法

## 2 特許請求の範囲

(1) 対応する画案電極に対し献助個号を印加するための多数の電子成分と共に、電極支持基板の間に配置された電気的に応答する光学媒体を有し、電極は多数の画案を形成する形状とされている種類のフラントパネルディスプレイであつて、前配電子成分が単結晶半導体材料を物理的に分離したエレメントであり、電極支持基板の間に配置されているととを特徴とする画案電極に連結して配列されていることを特徴とするディスプレイ。

(2) 単結品材料のエレメントがパーであること を特徴とする、特許削求の範囲第1項に配戦のデ イスブレイ。

(3) 単結晶材料のエレメントがチップであるこ

とを特徴とする、特許請求の範囲第3項に記載の デイスプレイ。

(4) 各チップが複数の画案制御電極と重合しか つこれに連結されており、各々の画案制御電極を 制御する働きをすることを特徴とする、特許請求 の範囲第3項に配収のディスプレイ。

(5) エレメントが電極支持基板の間で構造的なスペーサとしての働きをしていることを特徴とする、以上の特許請求の範囲の何れかに配駄のディスプレイ。

(6) 一方の基板の電極が半導体エレメントに容量的合されていることを特徴とする、以上の特許 請求の範囲の何れかに記載のディスプレイ。

(7) X-Yマトリックスアドレス式ディスプレイであつて、一方の電価支持基板が画楽制御電価を有しており、かつXとYのアドレス用の電価も有していることを特徴とする、以上の特許的求の範囲の何れかに配収のディスプレイ。

特開昭60-181778(2)

(8) 対応するアドレス電極の連続性を完成する 構築リンクをそれぞれ含むチップエレメントから 成ることを特徴とする、特許請求の範囲第7項に 記載のディスプレイ。

(9) 機絡リンクが昇圧増幅器を含むことを特徴 とする、特許請求の範囲無8項に配収のデイスプ レイ。

60 各々のXまたはYTドレス電極がチップの
1 つの行(または列)に連絡されると共に、次の
隣接するチップの行(または列)にも連結されて
おり、機絡リンクは各対の関接するチップの中に
含まれて交番で連続性を与える経路を提供してい
ることを特徴とする、特許請求の範囲第8項また
は第8項に配収のディスプレイ。

00 データアドレス式デイスプレイであつて、 一方の電極支持基板が耐柔制御電極と共化データ アドレス用の電極も有しており、各半導体エレメ ントはアドレス認識用の回路を含んでいることを

特徴とする、特許翻求の範囲第1項から第6項の 何れかに配収のディスプレイ。

03 各エレメントが周波数またはパルスコード 変調したアドレスに応答することを特徴とする、 特許請求の範囲第11項に配収のディスプレイ。

63 各エレメントが単一のアドレス以上のもの 化応答するチップであり、チップのライン、プロ ックまたはパターンが同時に1アドレスに応答で きるように複数のチップが共通して少なくとも1 つのアドレスを有していることを特徴とする、特 許耐水の範囲郷11項または第12項に配数のデ

00 エレメントからエレメントへとデータを移転するため隣接するエレメント間にカップリングを含んでいることを特徴とする、特許請求の範囲 第11~13項の何れかに配数のディスプレイ。

G 各エレメントがチップであり、チップは行 に配列されており、各行がその中のチップをアド

レスするためのエンコーダを有していることを特 欲とする、特許崩求の範囲第11項から第14項 に記載の何れかに記載のデイスブレイ。

08 各行がその両端部に1つずつ、1対のエンコーダを有していることを特徴とする、特許請求の範囲第15項に配載のディスプレイ。

an 各エレメントが複製回路と、同一の機能を 送行するピックアップ電極パッドとを含んでいる ことを特徴とする、以上の特許請求の範囲の何れ かに配載のディスプレイ。

08 各エレメントがアドレス個号または面素区 動信号に応答する回路機構を含んでおり、そとか ら電力を抽出してエレメント内に組込まれた他の 回路機構を作動することを特徴とする、以上の特 許請求の範囲の何れかに配駄のデイスブレイ。

09 特許別求の範囲第1項に配戦のデイスプレイを製造する方法であつて、半導体ウェーハの製 面に同様の回路を多数形成し、ウェーへ表面の上 に不活性化層を形成し、ウェーハ内に前配同様の 回路を陥離するために、ウェーハ内に埋込まれた エッチング止め層に達する深さまで延びる際を形 成する段階と、ウェーハの反対側からパルク半導 体材料を除去する段階と、エッチング止め層を除 去して同様の回路を分離し、多数の半導体エレメ ントを形成する段階とから成ることを特徴とする 方法。

20) 分離した回路を真空チャックの助けにより 支持基板に移転する段階をさらに含むことを特徴 とする、特許請求の範囲第19項に配載の方法。

如 実空チャックがシリコンに穴をあけた吸引 面を有することを特徴とする、特許請求の範囲第 2 0 項に配載の方法。

ぬ 同様の回路を分離する前に、ウェーへ面を エラストマ製支持材の上に装着する段階と、同様 の回路を分離した後、エラストマ製支持材を伸及 して当該回路の間隔を拡げる段階と、回路を支持

持開昭60-181778 (3)

盐板に移転する段階とをさらに含むことを特徴と する、特許訓求の短囲第19項に配収の方法。

四 球似性のある接着剤によつて回路が支持基板に接着され、余利の接着剤を除去する間回路が保険マスクとして使用されることを特徴とする、 特許崩水の範囲別19項から第22項の何れかに 配配の方法。

28 エラストマ製支持材の設面はその上にマス クパターンを有しており、ウエーへがマスクパタ ーンの上に来るように支持材上に装滑された後、 マスクパターンがエラストマ製支持材の伸投によ つて拡大されて、その後電優を形成するためのマ スクとして使用されることを特徴とする、特許的 求の範囲銀22項に配製の方法。

四 移転された回路がそれと整列した電極を形成する際に使用され、その後、ホトレジスト被役を有する金属化基板を提供する段階と、移転された回路を被役基板の上にこれと接して配置する段

階と、移伝された回路を投い角度で照光して連択的なシャドーを形成する段階と、移伝された回路を側方にすらせる段階と、移伝された回路を2 度めに風光して別の連続的なシャドーを形成する段階と、ホトレジストを現像して共通するシャドーに対応する面積を決定する段階と、バターン化れたホトレジストを耐エンチングマスクとして用いながら電極を形成する段階とが遂行されることを特徴とする、特許削求の範囲第22項または第24項に配収の方法。

#### 3. 発明の詳細な説明

本発明は平担パネルディスプレイと、その製造 に適合する方法とに係る。本発明は特に、図表や 情報を設示するための、電気的にアドレス可能な パネル、およびテレビ用ディスプレイスクリーン にも関係する。より詳細に置うと、本発明は半導 体デパイス成分を組入れたフラットパネルディス プレイで、ディスプレイの対応する面像エレメン

ト( 函索) に対して駆動倡号を印加するのを、その各々の成分が制御および/または維持する型式のものに係る。

とれまでフラットパネルデイスプレイの構成は 2つの主な方法のりち何れかで行なわれて来た。

その1つめの方法は、デイスプレイパネルの役部電極支持用基板として単結晶半導体材料、通常はシリコンのウェーハを用いる方法である。 画器制御デバイスはこの構造と一体化される。 腕時計サイズのデイスプレイは、 これまでこの方法を用いて製作されている。 道径20 cmのシリコンウェーハを用いる広面殺パネルが現在開発中である。 とは目りものの、いくつか欠点がある。 直径20 cmのウェーハを処理するのは、 結晶の均一性、 ウェーハの歪み、 ウェーハの操作などの問題点がに、 の要なシリコンの面徴がパネルディスプレイの面

欲より大きくなるので、大量の半導体材料が要求される。(「480×480エレメントの重クロム表示色素MOS LCD」、K Kasahara et al,
Society for Information Display XIV 1983, Library
of Congress Card 1675-642555 参照)。

第2の方法では、海膜トランジスタ技術を用いる。すなわち後部遊板は多結晶質または非晶質のシリコンを含み、その中にトランジスタが含まれるのである。多結晶質シリコンで作られるデバイスは特性が劣るため、特に逆方向バイアスしたpn 接合の溺れに関して問題点が生じる。この技術を用いて製造されているディスプレイは、通常4×10°を超えない画素を有するディスプレイは、そのうちほとんどの画素は動作しているというものの全部ではない。10°単位の画素で動作するディスプレイを達成するとなれば、大幅な改良が必要となるであろうし、多くの重大な問題を解決する必要があろう。(「平担パネルディスプレイ用

特開昭60-181778(4)

シリコンTFT」、F. Morin, Proceedings of the 14th Conference (1982 International) on Solid State Davices, Tokyo 1980; Japanese Journal of Applied Physica 22(1983) Supplement 22-1 pp 481-485 参照。pp 487-500 に他の鍛者によ る関連論文もり)。

ことに開示される発明は、上に概略を示したものに代わる構成のフラットパネルデイスプレイを お供する。

本発明によれば、電気的に応答可能な光学媒体の両個に1つずつの電極支持基板と、対応する面素電極に対する彫動信号の印加を制御するための多数の電子的成分とから成り、前配基板に支持される電極が多数の画架を形成するべく形造られている型式のフラットパネルディスプレイが提供され、その特徴は、前配電子成分が単結晶半導体材料の物理的に別個のエレメントとして実現されており、これらのエレメントは電極支持基板の間に

配置されかつ各エレメントを1つまたはそれ以上 の解擬する酶素値低化連結して配列されていると とにある。

本発明では、単結晶材料を使用して得られる利益はそのまま保つているが、それと同時に、ディスプレイ面積より大きな面積の半導体材料を処理するというこれまであつた欠点を克服している。 各エレメントは単結晶材料であるたには良好な特別であるといができる。このディスプレイは人の単結晶シリコン上にも強力されたディスプレイの助けなるのでは、しかも処理を受え、しかも処理を受けるようとはずつとはでいる。このでは、どの光にも使用可能であるが、それは面積のディスプレイは使用可能であるが、それは面積を受けるエレメントの面積が、ディスプレイを使のであるといけであるためである。また

フラットパネルデイスブレイの構成が平担である ことも、必ずしも必要ではない。この方法のもつ 柔軟性によつて、平担でない表面、例えば自動車 や航空機の風防ガラス上にも構成することが可能 になるのである。

フラットパネルディスプレイは、単結晶半導体 材料のパーを含んでも良く、各々のパーは多くの 解接する画業エレメントの上に延びる。 解接する パーとパーは、それらの伸長方向に 直角の方向に 間隔をあけて配置される。 このようなディスプレ イの場合、長さは檫成の目的で使用されるウェー への大きさに創限されるが、直交寸法ではかなり の自由が許される。

あるいはまた、フラットパネルデイスプレイは 単結晶半導体材料のチップを含んでも良く、これ らのチップは規則的な二次元アレー化配列される。 この場合、デイスプレイの長さおよび傷の寸法の 選択には自由裁量が許される。チップは各々が単 独の対応する画衆電極に重合してこの電極のみを 制御する働きをする、といつた単純な設計とする ことができる。しかし、染徴回路の設計やデイス がなど、複雑性が増した場合、テップは例えば低 に取合して配列されて、これらの電極を制 に取合して配列されて、これらの電極を制 に取合して配列されて、これらの電化することもある。いくらか高性能化することもある。いくらか高性能化することをある。はないできるのでできるができるがでは、相当の情報処理能力をもつよりに作ることができ、相当の情報処理能力をもつよりになる ため、画像を更新する情報の変化のみをディスプ いくらか行なりてとができる。

各エレメント、つまりパーまたはチップの厚さをカブセル密封した媒体の厚さと関和するように 選択したと仮定とすると、さらに別の利点が得られる。こうすると各エレメントはスペーサとして

特開昭60-181778(5)

作用して、フラットパネルの厚さを均一に維持するのを助けると共に、パネルに対し剛性という、 広面様パネルにおいて特に重要な性質を加えることができるのである。

次化本発明の2,3の実施腹様について、例示 的な意味で説明することにする。

第1図と第2図には、X-Y多重式パーエレメントフラットパネルデイスプレイ1が示されている。これら2つの図と、模型的制御回路を示す第3図とを参照すると、このデイスプレイ1は間隔をあけて互いに対して平行に配置された電板支持をある。5を、カプセル封じした底質性の流体光学媒体7、この例では被晶材料の媒体の両側に含んでいることが分かる。一方の電極構造、すなわち遊板3上の構造3をは多数の個別方形画景電極PL、PRに細分されている。他方の電極構造、すなわち遊板5上の構造5をは、連続的である。多数の細長い条片9、つまり単結晶シリコン半導

体材料のバーが、画素電極の表面上に配列されて ある。これらの糸片は互い化平行に配置されてお り、画索のピッチの2倍の削陥をあけている。各 条片 9 は Y の方向に伸びて、その両側に関接して **倣かれている画名低低PL、PRの各々の面積の** 一部分と瓜合している。各条片9は基板3と5の 間に位置し、スペーサとしての働きをする。各パ - 9 の上表面は金属被役11を支持する。この被 獲11と連続電板構造 5 E との間には、効率の良 い電気的接触が与えられている。導低性の粒子を 含むにかわ、あるいは金属飲ろう13、例えばイ ンジウムがこの接触を与える役割をしている。と れは半導体パー9に対して、効果的なアースを与 えることを目的とするものである。各パー9の下 **表面には扱点パッドが組込まれており、これには** 画素電板PL、PRと接触するパツトPL、PR および下側の低極構造 3 mに形成されたXプドレ ス電極XL、XRと接触するパッドXL、XRが

ある。これらのパッドPビ、PR'、XL'、XR'と 対応する基板電板PL、PR、XL、XRとの間 の接触は、金属軟ろうであるインジウム片 15 化 より完全にされている。各シリコンパー9には共 通のY-アドレスラインYと共に1対の駆動ライ ンD1、D2も組込まれている。 斟動ラインD1、 D 2 上の倡号は、フレーム毎にそれぞれ正と大地 似位、大地似位と負の間で交番する。第3図の回 路では、Yラインが第1世界効果トランジスタT 1のゲートに接続されている。このトランジスタ TlのソースはXアドレスの接点パッドXRKを 税されている。このトランジスタT1のドレーン は、2つ連結されたトランジスタT2、T3のゲ ートに並列に接続されているが、これらのトラン ジスタT2、T3は、相補形のpーチャをオル/ nーチャネルトランジスタか、タンデム式に動作 するエンハンスメント/デブレションモード・ト ランジスタの何れかである。特定の画案がアドレ

スされると、XTドレスとYTドレスの両方がフレーム毎に1回ハイになる。駆動倡号が交番し、 交番する気位が画素電板PRに印加される。XTドレスパルスの終了前にYTドレスパルスが終わるように構成されているため、気荷はトランジスタT2とT3が、そのフレームの継続中、つまり次にラインD1、D2上で駆動電位が 逆転するまで、開放したまま保たれる。

標準的な寸法としては、シリコンパーは1mビッチでさしわたし100μm、液晶層の厚さは
10μmである。この構造では相当の透明度が与えられ、また同じょうな寸法のモノリシックディスプレイに比較して、必要な処理シリコンの低が
10分の1に減少する。シリコンパー9は、例えばテーブポンディングにおいてテーブにチップを
移す時に用いる技術などを使つて、機械的に配置することもできる。(「テーブ自動ポンディング

特間昭60-181778 (6)

の現况」、T. G. ONeal, Semiconductor International, Pebruary 1981, p33-51、および「超小型電子パッケージング」、G. Sinderlo, McGraw Hill, 1968, p249参照)。 機準的なディスプレイでは数百本のパーで足りるため、これは実行可能な方法である。これ以外のチップ伝移方法については後述する。

XーY多重式チップエレメントのフラットパネルディスプレイが類4図と第5図に示されている。このディスプレイにおいては、半導体エレメントりはチップの形をとつており、このチップを画楽電低Pに合わせて二次元アレー配列に分布している。各チップりは、画楽電低Pのうちそれが対応する1つ、つまりその一部分と重合している電板だけを制御するのに当てられる。下側の電極支持基板3の表面に、XーとYーマトリックスのアドレスラインX・Yが組込まれている。交番電流倡号駆動ラインDも、基板3上に設けられる。これ

5のラインは図示のように、Xーアドレスライン
Xに対して平行に配列される。各チップ®にはア
ドレス、感動および面双電板X・Y・D・Pにそ
れぞれ対応する結合ベッドX・ア・D・Pに関し
まれている。下に来る電板X・Y・D・Pに関し
てベッドX・Y・D・Pを正確に位置付ける仕事
は、前の例の位置決めより礎かしくなつている。
との理由から、直接的なす。接点よりもa。容量
結合の方が、設計の制約の中での許容範囲が大き
くなる。位置決めにおいて妥当な精度を保証する
ために、自己整列技術が採用される。これ以外の
技術の静細については、本明細番の中で後述する
ので、以下を参照されたい。

とのような構成のもつ問題点は、XーおよびY ーアドレスラインX、Yが直交して交差しなけれ はならない点にある。これは多重レベルの金属化 を用いることで解決することができる。しかしこ れよりはむしろ、各チップの設計の中で、各タロ

スオーバ毎に振絡リンクを組み入れるとともできる。 後者の場合、 優単的なアトレス速度、 例えば 5 0 KHs で、 しや断されたラインに概ね寄生キャパシタンスによる相当の損失が生じる。 これについては第 6 A と第 6 B 図に示す等価回路図で図解されている。 機単的な寸法とインビーダンス値を以下に示す。

R t: Y ー アドレスラインの各区分の抵抗、各 々長さ 1 mm、幅 1 0 μm、厚さ 1 μm、アルミニ ウム材料。インピーダンス~ 5 Ω。

R』: 橋絡リンクの抵抗、各々長さ 2 0 0 m m、 幅 2 μ m、 厚さ 1 μ m。 インピーダンス~ 5 Ω

Cp: ビックアップキャパシタンス、パッド面 積250μm×50μm、誘電スペース0.1μm、 誘電定数 «~3。33pF=1MΩ@50KHz C。: チップから接地(接部電電5E)までの ラインのキャパンタンス。面積200μm×2μm スペース1μm、膨地定数 «~3。0.01pF C t : トラックからトップ電極までのキャパシ タンス。面積 1 m× 1 0 μm、スペース 1 0 μm、 酵電定数 ε~ 2 0 。 0.18 p F

¥ ライン上の信号は、リンク毎に2 C t / C p ≃ 1 1 %の係数で被変する。この理由から、非反 宏増幅器 1 5 によつて昇圧増幅が与えられる。第 5 図に示されるように、この増幅に用いるパワーは a c 駆動信号の一部を整成することによつて誘導され、整流器 1 7 は駆動パッド D と接地電信5 E との間に接続されている。 X T ドレスと Y T ドレスの両方がハイになつた場合、 郊 2 トランジスタ T 2 が得電して 画素電極 P'を ドライブに接続する。 X T ドレスパルスが終わる前に Y T ドレスパルスが終わる と 仮定すると、トランジスタ T 2 は 残りのフレームの間開放されたまま 保たれることに x る。

ッイストしたネマテイツク効果セルについては、 約2ポルトのしきい毎圧が概単的である。染色し

持開昭60-181778 (フ)

たコレステリック・ネマテイック位相変換セルについては、10μmの厚さの層に対して、それより高い10ボルトが緩準的となる。回路の設計において、2つの条件を満たす必要がある。まず第1には、制御トランジスタエ2(第5図)が画家をオン、オフにできねはならない。導電中そのインピーダンスは、駆励倡号経路の直列インピーダンスは、取励倡号経路の直列インピーダンスは、をれより小さくなければならない。また導電していない時のインピーダンスは、それより大きくなければならない。この条件は下記の場合に容易に消たされる。

トランジスタ・インビーダンス:ΟΝ~kΩ OFF~GΩ

画案のキャパンタンス ( 1 m平方、1 0 μm間 類、 ε = 2 0 ): 9 0 MΩ@100 Hz

ビックアップかよび感動キャパシタンス(面積 2×10<sup>-6</sup>m、0.1 μ間隔、 ε ≃ 3):各30 MΩ @ 100 Hz に且つて処理法がどう変化しても、それと関係なく核晶材料の位相を変えさせるだけのものでなければならない。核晶の切換えが比較的鮮明であり、しきい値より大きな信号を印加した場合電力消散が多少増すとしても、それ以外ほとんどこれといった効果がないことは、実に有用なことである。 相当の選択幅が与えられるからである。 ビックアップ・インビーダンスと駆動キャパンタンスがゼロに近い場合、すなわちパッドと電極が良好な接

触状顔にある場合、 5 Vの駆動倡号は画紫の両端

で 5 V を生み出す。他方、 0.1 μm の間隔は画素 の両烙で 3 V の健圧につながるため、画案を切換

えるために必要な最小限 2 V よりまだいくらか超

**第2亿、画案彫動電圧は、デイスプレイの面積** 

国動ライン抵抗: ~数ΚΩ

チップを通る経路を与えられた信号を昇圧する ためのもう一つの方法は、第7回の回路と構成に

過している。

据くものである。この回路では、各XアドレスラインXと平行に通る付加的なラインYYを提用している。念分の結合パッドYY'はチップ9の中に含まれる。ラインYYがYアドレス信号を昇圧するための余分の電力を支持する。この回路を契施する上で必要なトランジスタの型式は1つだけである。

以上述べた回路では、多数の欠陥が生じ得る。 その中で最も重大なものは、トラックに影響を及 怪すものである。このような欠陥は画案の列かよ び/または行を完全に損失する結果となることが あるからである。これらの欠陥は、例えば次のよ うな発生の仕方をする。

1. トランクに開路と短絡が生じる。これはディスプレイ組立て前にトランクの試験を行ない、その後必要に応じて電極パターンをはねるか修繕することによつて回避できる。瓜大な開路欠陥の発生を彼らすために、借号経路を平行に設けても

良い。この種の欠陥に対して特に弱い額絡したYーアドレスラインの場合、このことは特に重要である。第8図に示した構成図では、Y一アドレスラインXとY一昇 圧ラインYYに平行な方向に伸長されて、1対のチップ9に連結できるようになつている。各チップ9内部の接続は各YーラインYの切れた部分の間に1つの連続的経路、橋絡リンクを与えている。これらのリンクの何れか1つが良好であると仮定すれば、Y一個号は伝播されることになる。Yーラインが不通となる危険は従つて被じられる。

2 チップ上のビックアップ電極の、基板に対する配置が懸く、トラックを短絡させる。上述のようにカップリングが容量性である場合、この欠陥は生じない。

8 チップ上の欠陥がラインを短絡させる。これはチップパットとラインの間にd。接点を作った場合しか、生じない。全てのトランジスタゲー

持聞昭60-181778(8)

トと直列に電流創限用トランジスタを傭えること で、保護を与えることができる。

個々の面案の故障による欠陥も考えられる。これらの欠陥は、回路と設計図を二度、三度に作成することで減少できる。容量結合を採用した場合、並列回路の結合パッドで完全にしたものを、各チップの中に組み入れても良い。こうして全体としての応答は平均的となる。これらの並行回路の1つまたはいくつかが故障した場合でも、回路の機能はまだ残されることができる。チップは全部同一設計であるため、故障したチップを交換するのは比較的簡単である。

第9図と10図には、データアドレス式チップ エレメント・フラットパネルデイスプレイ1が示されている。各チップ 9 は、同時に 4 つの面楽電 極Pと重合する位置に配置される。各チップ 9 は 4 つの結合パッド P'を組込んでおり、これらのパッドは隣接する画景電板 P と容登的に結合するよ りに配位されている。 芸板の電極構造 3 B b、電 極トランクD, E, P を組込んでおり、 これらの 電極トランクは隣接する対の画業電極の間を 1 方向に平行に通つており、 それぞれ駆動信号、 アドレス情報を含む信号データ、 チンブ対チンブデータを選ぶ。 対応する結合パンドロ, E, P が各チンプ 9 の中に組込まれている。 パンドロ, E, P と対応するラインD, E, P との間の結合は容量 結合である。

チップの上の回路の機能は、4つの基本的な役割に分類できる。まず第1に、結合パッド D からの。6項力は、残りの回路に電力を与えるべく用いられるためには、整流し、平常化し、安定化しなければならない。第2に、例えば第12回に示した周波数変調信号のような。cデータ入力信号は、次の回路ロジックの応答できる1と0の論理電圧レベルに変換しなければならない。第11回に示すように、との部分の助作は1対のRCフィ

ルタF1,F2と比较器CCとを用いて行なわれ る。各フイルタF1,F2は、異なるカツトオフ で設計されているので、その並列の対は第12回 に示されたものような周波数変調したパルスを区 別することができる。低い方の変闘周波数のパル スが対のフイルタF1,F2に加えられた時、O の論理信号が比較器出力に生まれる。高い方の変 関周波数のパルスが加えられると、 1 の論理信号 が生まれる。第3亿、パルス列を解脱せればなら ない。とうして生み出された2遊数の列が、シフ トレジスタS/Rに送られる。レジスタのトラン スフアは、整流器 R、平滑化フイルタ F 3、単安 定Mによつて側御される。各変調パルスの発生に 続いて比較器出力から出現する時間を二進倡号に 与えるくらいの母さに、単安定Mがレジスタのク ロック倡号を選延する。レジスタの内容は、2つ 一緒で相関フイルタを提供する直列のコーチャネ ルおよび n ーチャネル観界効果トランジスタのゲー:

ートに中継される。0.1の論理シーケンスが相 関フイルタのnとpのチャネルのシーケンスと関 和した時に、一致が脳路される。一旦チップがア ドレスされていることを認識すると、チップはメ モリに対し、連続してデータのピットを送る。各 チップには、多数の異なるアドレスコードに応答 し待る論理回路を組込んでも良い。そうすると1 つのコードを用いて、各チップを個別にアドレス することができる。他のコードを用いて、数個の チップを同時にアドレスすることもできる。こう して西菜のライン、またはブロック、あるいは他 のパターンなども単独のコードに応答して生成す ることができるし、パターンの生成を総じて迅速 にすることができる。チップにはこの目的で、い くつかのアドレス眍瞰回路を並列に含ませても良 い。4つめとして、このメモリはデータを配憶し て、チップにより制御される函名の状態を指示し なければならず、画案は正しい周波数で駆動され

特開昭60-181778 (9)

ねばならない。 画衆を感動するのド発提器が必要 であり、 とれは無安定によるか、あるいはタイミ ング信号周波数を分割することによつて与えられ る。

情報と電力を選ぶ倡号の周波数は、電極トラックのBC時定数により制限される。トラックの抵抗を約5kΩ/m以下に下げたり、キャパンタンスを200pF/m以下にすることは困難である。及さし(単位m)のトラック区分に使用できる最大周波数は従つて、8×10\*/4Hzとなる。回路からトラックへローディングすることによつて、これがほぼ2分の1に減少する。データ速度はこれより1等級小さいものでなければならない。従つて、レ≃0.3mとすれば、最大データ速度は4.0×10\*ビット/秒である。情報パケットのスタートを知らせるのに約8ビット必要であり、10°福度のチップのうちアドレスされているのはどれかを示すのに20ビット、チップに対しその

**飼御下にある4つ程度の画案を更新するためにす** べき母を命令するのに12ピット―全部で40ピ ット必要である。こうして総数10°のチップ( 4 × 10°の画祭)が、1秒毎K更新できるのである。 これはグラフイックVDUには適当であつても、 TVには余り向かないものである。但し、デイス プレイ全体にエンコーダを1つしか使つてはなら ないという必要性はなく、例えば各ライン邸に 1 つずつ、多数のエンコーダEEを並列に用いても 良いのである。長さ15㎝のラインと1ラインに つき 1 5 0 のチップ ( 6 0 0 の画楽を制御 )を用 いた場合、画楽は1秒毎に26回更新でき、明ら かにTVへの使用に足りる。スクリーンのサイズ が大きくなるに伴なつて、更新速度は急速に低下 する。このため、第13図に示すように、デイス プレイを両側から駆動するのが望ましいが、例え そうしても、さしわたし30cm(12")以上のT Vスクリーンを設計するのは離かしいようである。

次に本発明のデイスプレイを作成する処理技術 について、第14図から第27図を参照しながら 説明することにする。チップ回路21は、袋面下 にエッチング止め届25を埋め込んだシリコンウ ェーハ 2 3 に対して、CMOSプロセスを用いて 作成することができる。エッチング止め 2 5 とウ エーハ23の固角面から下がつて、エラストマシ ート27の袋面まで、存が食刻される。各々のチ ップ9は、1つの点29(第14図)において固 定される。次にウエーパが後ろから食刻されて、 パルクシリコンとエンチング止め届25を除去す る。その孩チップ9はエラストマ27を引き延ば すことによつて拡げられてアレーとなる(第16 ~18図)。次にチップ9が電極支持恭板5の上 **に固剤されて、エラストマシート27は除去され** る。第2の電標支持基板3は、パネル1の下部基 板としての働きをする。この悲板上に、頭素電極、 低力ラインなどを設けるための金属化パターンが

作られる。エラストマ27の伸長にはわずかに不 均一性があり得るため、このパターンをチップ9 と全部の点で顔楽に整列させることが必要である。 このことは、チップ9と共に引き延ばされるエラ ストマ基板の上にマスクパターン31を配置する ことで違成できる。その姿このマスクパターンを 使いながら写真印刷技術を用いて、デイスブレイ パネルの下面の上に電極パターンを形成する。あ るいはまた、上側基板5上のチップ9のアレイを 後い角度で照光して、その影を使つて整合する電 低パターンを写真印刷的に生み出すこともできる (第19~23図)。その姿悲板3と5を一緒に 配置し、パネルに液晶材料7を満たしてシールす

このプロセスは、下配(I)からGBまでの段階で実行することができる。

1. p<sup>++</sup> または埋込酸化物圏の上部に 1 0 μ m のエピタキシャルシリコンを成長させる。 この埋 込暦は、後にエッチング止めとして働くことになる。 握込酸化物層はイオン注入、シリコンの関係 酸化、あるいは酸化物上にデボジットされたボリ シリコンの再結晶によつて、シリコンの下に生成 しても良い。シリコンはフツ化水素酸の中で関係 酸化することができる。ほぼドーブしたシリコン を用いる場合、多孔性フイルムによつてバルクか ら分離されたシリコン構造を作成することができ る。全ての場合において、シリコン暦はさらにエ ピタキシヤルデボジションすることによつて、厚 くすることができる。

- 3 回路21を例えば選化物の間など不活性化 個33で被覆する。(これはスパンタリング、ブ ラズマ補助による化学蒸気デポジション、あるい はチンプ上の金属化がポリンリコンかケイ案化合 物である場合には、化学蒸気デポジションによつ

て生成できる)。

- 4. 不活性化層33をパターン化し、ブラズマまたは例えばエチレンジアミンピロカテコールや水成の水酸化カリウムなどの不等方性エンチング剤を用いて、パターン化した不活性化層33をマスクとして使いながら、エンチング止め25までエンチングする。
- 5. 各チップの一定の点に、例えばホトレジストなどの材料の高さ1 μm、直径 3 μmの小球体 2 9 を置く。これは、チップのいずれかの角に接近して優かれるのが望ましい。
- 6. にかわ被優した平面エラストマシート27の表面上に、構造面を下にして配置する。小球体29は各チップ9とシート27の間の単点接触を保証する働きをする。その構成は第14回に示す通りである。これまでに最良と認められたエラストマは、英国のICI、ブラスチック部門製造の材料である、非晶質のテラフタル酸ポリエチレン

(PFT) である。この材料は、80℃で微視的に も巨視的にも均一に伸びるのに、富温では関性で ある。この材料はまた、安価である上汚染性もな く(炭素、水素、酸素を含むだけである)、化学 的な刺激に対し抵抗性がある。

7. エラストマシート27をホルダ内に装着し、 ウエーハ23の後ろからエツチング止め25に達 するまで、シリコンアレーをエッチングする。

8. エッチング止め層 2 5 を除去して、個々のシリコンチップを分離する。エッチング止め層 2 5 として酸化物を用いた場合、この動作は緩衝剤処理したコッ化水素酸で行なうことができる。あるいはまた、ブラズマエッチングやイオンピームフライス削りでエッチング止め層 2 5 を除去しても良い。

A. 必要に応じて、注意深く洗浄、乾燥する。
10. 碑の中に詰まつたり、エラストマを被覆しないよりに扱い角度で蒸溜することによつて、チ

ップ 9 の裏面に金属被複を行なり(第15図と 16図参照)。

11. エラストマシート27をそれぞれの方向に、ゆつくりと4倍に引き伸ばす。これはシート27の周辺に多数のクランプを用いることで遂行できる(第17回と第18回参照)。あるいはまた、シートを把持して静水圧により膨脹させても良い。膨脹したエラストマの形状は、型によつて決定できる。

12 電極支持悲敬 5 の上に降らして接着する。
この悲敬 5 の上の迹説的電極構造 5 E は、パネル
のアース電極としての働きをする。導電性の接効
剤が使用される。一般に導電性のにかわやはんだ
は不透明であるため、余分の材料は除去される。
このととは、例えばインジウム金属などの適当な
作用物質を用いて基板を被覆し、ホトレジストで
被覆し、チンブを接触マスクとして用いて照光し
て、ホトレジストを現像し、露先した作用物質を

持聞昭 60-181778 (11)

商解して、残つたホトレジストを除去し、チップ 8の大きさおよび位置に対応するにかわまたはは んだのパットを残すことによつて、遠成すること ができる。あるいはまた、チップを接着剤の上に 配置し、余類材料を除去する叫これをマスクとし て用いて接着剤を保護することによつて、チップ の下の接着剤だけを残すようにすることもできる。 13. レジスト小球体29を除去する。これは裕 解剤としてアセトンを用いて行なうことができる。 その後エラストマシート27が除去される。

14. デイスプレイパネル1のもう一方の面を形成するのに用いられる基板3は、デイスプレイの電力ラインおよびデータラインと、画案制御電極Pを生成するペくパターン化されればならない。電力ラインとデータラインは抵抗の低いものでなければならず、アルミニウムなど良質の金属導体でなければならない。液晶画案制御電極は、金属でも良いし、スズ酸カドミウムや酸化インジウム

スズなど透明の遊体でも良い。どちらの場合でも、 自動整列技術を使用できるほど引伸しが正確であ るとは考えられないため、パターンを実際のチン プ9の分布に整列させる必要がある。これは次の 2方法で達成できる。

パターンが作られる材料は普通をまり不透明で はないので、そのままマスクを提供することには ならない。これをりまく避ける方法の一つに、エ

タストマを伸長した後パターンの上に金属の薄い 層をデポジットすることがある。次にこの金属を リフトオフによつてパターン化するのである。結 果的に得られる金属のパターンは、次にマスクを 作るのに使用され、とのマスクが今度は、下部基 板3上に恒極パターン3Rを写真印刷により形成 するのに用いられる。との2段階プロセスは、各 段階で像の反転が生じるので必要である。2つの 段階を通過することで、元のパターンが回復され て、下部基板3上のパターンはエラストマシート のそれの正確なコピーとなる。写真印刷法を選択 して、下部遊板3上の電極パターンを生成するの に用いる方法を直接的または反転式の方法とした 場合、下部基板 3 上に生成されるパターンはエラ ストマシート27のパターンと同一とすることも、 逆とすることもできる。例えば、エラストマシー ト27が第15図(伸長する前)か第17図(伸 長した後 ) に図示したのと同じレジストパターン

3 1 を有しており、またリフトオフが用いられる **場合、エラストマ上の金属パターンは第9回に示** したように、下部基板3上の電極パターンに要求 されるものと何様になる。マスクを作るのに用い た写真印刷法が反転法であり、マスク上のパター ンが転写されて下部基板に電極パターンを作る方 法も反転法である場合、第9図の電極パターンが 下部基板上に生み出される。エラストマ上に染料 (例えばプロシニル赤色G)を用いるか、染料含 有材料を用いてパターンを作る場合であれば、面 倒なりフトオフは回避できる。その染料パターン が異なる波艮で吸収する染料を含有する2つの脳 から構成されているとすれば、それは両方共チッ プと整列された2つの異なるパターンを、効果的 に含んでいることになるのである。リトグラフィ ーマスクとしてエラストマを使用した場合に生ま れる結果は、使用する光の波長により決まること になろう。これによつて、例えば電力ラインには

特問昭60-181778 (12)

アルミニウム、電極制御エレメントには酸化インジウムスズと、最なる2つの材料の金属化パターンを両方共テンプパターンと整列させて生成することが可能となる。染料がもしレジスト内にあつたとすれば、そのレジストは染料が吸収しない波 をでパターン化されればならなかつたであろう。

(II) 2番めの方法は、基板 5 をチップ 9 と一緒化、下部基板 3 上の整合電極パターン 3 5 を形成するのに用いることのできる、シャドーマスクとして使用する方法である。このプロセスは第1 9 図に図解されている。回析の問題を避けるためには、チップが実際にレジスト 3 5 の上にあるとすれば 及 具である。生まれたシャドー 3 7 は、有用な形状を形成するには明らかに大きすぎるが、 装箔されたチップが機に移動されて、 も 9 1 度解光が行なわれると仮定すれば、はるかに 海い形状 3 9 を生むことができる(第20図)。各写真印刷の後次の段階に移る前に、パターン金属化 3 E は例え

は関極酸化か二酸化シリコンなど酸塩体のデポジ ションによつて不活性化される。

デイスプレイそのものに規則的なパターンを構 築するのは簡単であるが、1つ問題となるのは、 世力ラインとアドレスラインの蟷部への接続を正 確にすることである。これは2つの技術を組合わ せることで達成できる。まず、行の端にあるチッ ブ9を他の場所のものより個広くしておいて、例 えばチップ9と下部基板3との間にガラス板を抑 入するなどによつて、チップ8,9′を下部基板3 から上揚する。1つ以上の光源が使用される。大 きい方のチップ 9'によつてのみ、完全なシャドー が生み出される(餌21図)。餌2に、1つの方 向に進むシャドーを用いて1組のアドレスライン を作り、反対方向に進むシャドーを用いて1組の アドレスラインを作ることが可能であり、従つて 2 組のラインへの形点はアレーから別々の方向に 外に延びる(第22図)。これら2つの技術を用

いると、第23図に示した型式の構造を作ることが可能となる。1回めの総光をしながらチップ9 を機に移動して第21図の技術を使用し、次にチップを反対方向の機に移動してもう1回露光する ことによつて、電極DDが生み出される。

後に述べた技術(II)にはあるタイプの金属化を用いてある形状を作ることができ、異なるタイプの 金属化では別の形状ができるという利点があるが、 前に述べた技術(II)の方が単純で安価であり、従つ て優先して使用されるべきものである。

次に第24 a~24 d 図を参照すると、集積回 路チップをフラットパネルデイスプレイに装着す るさらに別のプロセス用の装置が部分的に示され ている。ウェーハ(図示せず)が装面 40 上に宿 脱可能に取付けられ、分割されて先に脱明したよ うなはんだ片 15 を有する 9 のような二次元アレ

ーが形成されるが、ここでは1行のチップアレー が図示されている。斜248図に示されるように、 チップ9の上に真空チャック41が配置される。 チャック41は3つめ毎のチップに隣接して位位 するように、通当な間路をおいて配置された43 のような穴を有する。 第24b 図に示されるよう 化、チャック 4 1 の内部領域は真空化されており、 3つめ毎のチップがチャック41によつて持ち上 げられて、表面 4 0 から粒脱される。 雄脱したチ ップ 9 は電極支持デイスプレイ基板 3 に転移され る。加熱器47を用いてチップ9を粘板3に取付 けているはんだ片16を溶解する。 競技に、第 2 4 d 図に示されるようにチャックの真空が解放 されて、チャック41が除去される。以上の動作 を必要に応じ繰り返して、多数のチップをデポジ ツトするようにしても良い。第24m~244図 では、3つめ毎のチップ9.に位置決めされている ところが示されている。動作が1份費する毎にナ

特開昭60-181778(13)

ヤックを促き換えてる循環與行すれば、全部のチップをデイスプレイ化移すこともできる。

**真空チャックは工学技術により作ることができ** る。チップはさしわたし数百ミクロンであるため、 適当な大きさと間隔の穴を加工するのは容易でな い。従つて不等方性エンチングで穴あけしたシリ コン面をもつチャックを用いるのが望ましい。 100配向シリコンウエーハの両面をつや出しし て、その上に1 4 mの酸化物層を作り出す。従来 の写真印刷のマスク技術によつて、酸化物層の一 方の面に穴がエッチングされる。次に例えばED Aや、水酸化カリウム水溶液、または水とアルコ ールの混合物など、<111>平面を他の平面に比べ てずつとゆつくりと役食するエッチング剤を用い て不符方的にエッチングされる。これらの手続き については、Proc IEEE 70(5)pp420~457、 1982, 6月号 K.E. Peterson 化配収されている。 シリコンウエーハは<111>平面に達するまでエツ

チングされる。 改留した酸化物層は 5 : 1 のフツ 化アンモニウムとフツ化水累酸を用いて除去され て、穴あけしたシリコンブレートが生み出される。

穴もけしたシリコンプレートには、穴もけ部分に真空逸通するきり穴を有する金属エレメントのような、茲当て支持材が備えられても良い。シリコンプレートが扱当て支持材の何れかには薄がつけられて、支持材の穴、砕、そして最後にはシリコンプレートの穴という経路で真空逸通が配置される。これによつて支持材に穴をもける際に必要な糖度が成じられる。

次に第25 図を参照すると、1 つのウェーへより規模的に大きなデイスプレイにチップを応用するべく、4 つ突合わせて配列されたウェーハ50, ~ 504 の正方形アレーが示されている。各ウェーハ50は4 つそれぞれ異なる種類の64 個のチップの正方形アレーである。各チップは52のよりな正方形で指示されている。ウェーハ50, ~ 504

は全部で16種類のチップを提供する。各々のチップの種類は、それぞれのウェーハのそれぞれの4分の1の区分に配置されている。例えば、第25図の参照符号(0,0)に隣接する16個のチップは、ウェーハ50,の左上の四半分を形成している。図中参照符号(m,n)(m,n=0,1,2,3)は、チップ52の16の種類を同定すると共に、ディスプレイ基板上のチップの位置も指示するものである。最初の参照符号mはm番めのディスプレイコラムを指し、2つめの参照符号nはn番めのディスプレイコラムを指す。

テップは前述したように、ウェーハ 5 0 の中で 互いから分離されている。 4 つのウェーハ全部を 優えるだけの大きさの真空チャックを用いて、各 短類 1 つのチップをディスプレイに転移する。チャックの穴の間隔は、同一級上にある 4 つのチップ プの中心間距離に等しい。チャックの穴は二次元 アレーを形成しており、チャックはウェーハの各 四半分の区分から1つのチップを移転して、1つのディスプレイ基板を作り出す。次にチャックの位置を換えて、次の租の異なるチップを次の基板に移転する。このよりな方法は、予め調整したアドレスコードの異なるチップを組込んだディスプレイを形成する場合、特に役にたつものである。

次に第26a図と26b図を参照すると、4段階の移転手順において、デイスプレイ悲板(図示せず)の上にそれぞれ配位的と配位後のチップレイアウト60と61が示されている。チップレイアウト60は前述したように個々のチップに分割されたウェーへに相当する。62などの各チップは、列と行の指数(m・n)を用いて融別される。このときm・n=0~7で、デイスプレイ基板上の位便を指示する。

レイアウト60のテップ62は、右側不透明、 左側不透明、トット状、あるいは南登、と4形成 あるシェージングの何れかを有している。隣接す

特開昭60-181778(14)

るもつのチップは全てシエージンクが異なるよう に配列される。その上、似通つたシェージングの チップは、チップシエージングの対応するレイア ウト61のそれぞれの四半区分の中で適当に関係 をあけて配似される。中心凹隔が交互のチップの 中心間隔に等しい、4×4の正方形アレーの吸引 孔を有する真空チャックが用いられる。これによ つてチャックは、1回の移転段階でそれぞれ1つ のシェージングのチップ全部を上揚することが可 能となる。最初に、チャツクを用いて右側不透明 のシェージングのチップを全部、上掛する。これ らのチップは次化、デイスプレイレイアウト61 の左上四半区分63に移される。続く8つの移転 段階で、左側不透明シエージング、ドツト、およ びシェージングなしのチップがそれぞれ、デイス プレイ配位図61の右上区分64、左下区分65、 右下区分66に移転される。

すぐ前に述べた手順を用いる動作の中で、多数。

の移転動作が必要となる場合、別の方法を用いても良い。 第27回も合わせてお照すると、第26 M回のテンプのレイアクト60は、第1段階で列間の間隔をあけたアレーに配位し直すことができる。 これには、1つめの真空チャックをチップの交互列を上揚するべく配位することが必要である。 すると2つめのチャックは、各列の交互のチップを配位して、第26b回ディスプレイレイアクト61を再現するように、用いられることになる。 この方法の長所は、ディスプレイ基板上のチップの側隔がXとYの両方向でチップすせ法の4倍あるとした場合に明白となる。 第26回の方法では、1つのチャックで16段階の移転が必要だれ、第27回の方法では、2つのチャックを用いて8段階となる。

ディスプレイ悲板上にテップまたはパーを配置 するのは、「ピックアップして配置する」機械を 用いても行なりことができる。この方法は、例え

はシリコンパーエレメントのアレーなど、比較的 少数のエレメントを配置するのに向いていると目 える。

### 4. 図面の例単な説明

幅の詳細は省略)、第7図は、回路図をよび配置 図であつて、第5図の構成に対する代替案を示し、 18図は、収板のレイアウトの平面図であつて、 並列信号経路でできる使用法を図解しており、第 9 図と第10図はそれぞれ、データアドレス式の . チップエレメント・フラットパネルデイスプレイ の一部を示す平面図およびこの平面図の平面Ⅱー ■における拡大断面図、錦11図は、錦9,10 図に示したデイスプレイの各チップに組込むこと のできるデコーデイング回路の回路図、第12図 は、第11図のデコーデイング回路の各点におけ る個号を示すタイミング図、郎13図はフラット パネルTVスクリーンに用いることができるよう なエンコーダとチップのレイアウトとして考えら れるものを示す略平面図、第14図は、チップを 分離する準備段階において、エラストマ製造板へ の旗つきのシリコンウェーへの装労を示す断面図、 無15図と無16図はそれぞれ、伸長する以前の


持開昭60-181778(15)


配列した状態のチップ、マスクパターン、エラス トマを示す平面図と断面図、銅17図と錦18図 はそれぞれ、同一のチップ、マスクパターン、エ ラストマではあるが、伸張後の状態を示す平面図 と断面図、第19~21図は、装滑したチップ化 <u>影列された電極の作成におけるシャドー技術の使</u> 用法を示し、第22と23図は、シャドー技術に より作られた低極格道を示す平面図、第24 図 ~<del>2-4-1-</del>図は、デイスプレイの製造方法における各 段階を示す、真空チャックとチップアレーの筋面 図、年25図は真空チャックを用いてディスプレ イルを作成するべく4つ突合わせて配覧されたウ エーハを概略的に示す平面図、第26aと26b 図は、デイスプレイ上に配置前と配燈袋のチップ アレーを示す略平面図、第27図は、ウエーハか **らチップをデイスプレイ上に配置する手順におけ** る1段階を終わつた後のチップアレーを示す略平 面図である。


1…フラットパネルデイスプレイ、3,5…世 極支持基板、7… 版品材料、9…半導体エレメント、P… 勘索電板、Y—Y…Tドレスライン、 D1,D2… 駅動ライン、15…非反転増幅器、 17…整流器、21… 非積回路、23… シリコンウェーへ、25…エッチング止め層、27…エラストマシート、31…マスクパターン、33…不活性化層、35…レジスト、41… 真空チャック、50…ウェーへ、62…チンプ。


> 8時人 イギリス.国 代理人かセェ川 ロ 義 雄


図面の浄書(内容に変更なし)





















Fig.12.











Fig.14.














Fig. 24




Fig.25.





Fig.26a.

9,8	NA.	15	BA	18/	BA		138	60
0,4	4,4	17.	5,4	2,4	6,4	3,4	7,4	
35	BA			09/	14		Jak 1	
0,5	4,5	1,5	5,5	2,5	6,5	3,5	7,5	62
30	18/8/		33	19	R. J.	33	33	
0,6	4,6	1,6	5,6	2,6	6,6	3,6	7,6	
23	333		ST	<i>3</i> 4	83		38	
0,7	4,7	1,7	5,9	2,7	6,7	3.7	7,7	

特開昭60-181778(22)



第1頁の続き

**20発明者 ジョン・チャールズ・ イ** 

イギリス国、ハーフオードシャー、コルウール、オール ド・チャーチ・ロード、シャイアズ・ロツジ(番地なし)

# 手統補正匯

昭和60年3月4日

5

特許庁長官 忠 質 学 图

1. 専門の表示 明和60年特許願第16367号

2.発明の名称 フラツトパネルディスプレイとその製法

3.福正をする者

事件との関係 特許出顧人

名称 イギリス国

4.代 理 人 東京都新宿区新宿 1丁目 1番14号 山田ピル

(郵便番号 160) 電話 (03) 354-8623

(6200) 弁理士 川 口 簑

5. 福正命令の日付 自 発

6. 細正により増加する発明の数

7. 補正の対象 図面

8.袖正の内容 正式図面を別紙の通り補充する。

(内容に変更なし)